Gallardo7761/etsii-vault
1
0
Fork 0
Code Issues Activity

cambios

Browse Source
This commit is contained in:
Jose
2024-11-11 08:18:41 +01:00
parent c4db512229
commit ffb508b8e2
3 changed files with 31 additions and 100 deletions
Download Patch File Download Diff File Expand all files Collapse all files

6
TERCERO/SPD/Teoría_2425.md
View File

@@ -212,3 +212,9 @@ Estas escriben en registros y memoria antes de abortarse y es un problema. Tambi
- **Fase IS:** más compleja (bottleneck). Emite las $m$ instrucciones mientras haya RS libres.
- **Fase EX:** total UF > $m$ y doble puerto.
- **Fase WB:** nº de CDBs y puertos del fichero de registros proporcional a $m$.
# <mark style="background: #FFF3A3A6;">TEMA 4: Paralelismo a nivel de datos (DLP)</mark>
### <mark style="background: #FFB86CA6;">Introducción</mark>
- DLP sólo es útil para paralelismo de datos (vectores/matrices o código científico/multimedia).
- Es más correcto: **Arquitecturas SIMD (Single Instruction Multiple Data)** o de paralelismo de datos, o núcleos vectoriales.
- Variante: **GP-GPU (General Purpose-Graphics Processor Unit)**.